Разработка кода на VHDL для ПЛИС Lattice в проекте модернизации PCI-e ресивера, включая тестирование, отладку и участие в производстве.